全加算器は、3 つの入力を加算して 2 つの出力を生成する加算器です。最初の 2 つの入力は A と B で、3 番目の入力は C-IN としての入力キャリーです。出力キャリーは C-OUT として指定され、通常の出力は SUM (SUM) として指定されます。 C-OUT は多数決 1 検出器としても知られており、複数の入力が High のときに出力が High になります。全加算器ロジックは、8 つの入力をまとめてバイト幅の加算器を作成し、ある加算器から別の加算器にキャリー ビットをカスケードできるように設計されています。全加算器を使用するのは、キャリーイン ビットが利用可能な場合、1 ビット半加算器はキャリーイン ビットを受け取らないため、別の 1 ビット加算器を使用する必要があるためです。 1 ビット全加算器は 3 つのオペランドを加算し、2 ビットの結果を生成します。
全加算器真理値表:
SUM の論理式: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B + A B') = C-IN XOR (A XOR B) = (1,2,4,7)
C-OUT の論理式: = A’ B C-IN + A B’ C-IN + A B C-IN’ + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)
C-OUT を実装できる別の形式: = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 +C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN (A' B + A B')
したがって、COUT = AB + C-IN (A EX – OR B)
全加算器ロジック回路。
半加算器を使用した全加算器の実装:
全加算器を実装するには、2 つの半加算器と OR ゲートが必要です。
この論理回路を使用すると、2 つのビットを加算して、次に低い桁からキャリーを取得し、次に高い桁にキャリーを送信できます。
NAND ゲートを使用した全加算器の実装: 
NOR ゲートを使用した全加算器の実装:
NOR ゲートを使用した全加算器の実装: 全加算器を実装するには、合計 9 つの NOR ゲートが必要です。 
上記の論理式では、1 ビット半加算器の論理式が認識されます。 1 ビット全加算器は、2 つの 1 ビット半加算器をカスケード接続することで実現できます。
デジタルロジックにおける全加算器の長所と短所
デジタル ロジックにおける全加算器の利点:
1.柔軟性: 完全なヘビは 3 つの情報ビットを追加できるため、ハーフ バイパーよりも柔軟性が高くなります。同様に、異なる全加算器を結合することにより、マルチビット数値を加算するために利用できます。
2.キャリー情報: フルバイパーには伝達入力があり、これによりマルチビット数値の拡張を実行したり、異なる加算器をチェーンしたりすることができます。
3.速度: フルスネークは非常に高速に動作するため、高速コンピュータ回路での使用に適しています。
デジタル ロジックにおける全加算器の欠点:
1.複雑さ: 完全なヘビはハーフバイパーよりも気が遠くなり、XOR、AND、または潜在的に入り口などのより多くの部品が必要です。同様に、実行と計画もより困難になります。
2.伝播の延期: 完全なバイパー回路には増殖遅延があり、これは情報の調整を考慮して結果が変化するまでにかかる時間です。これにより、コンピュータ化された回路、特に高速フレームワークでタイミングの問題が発生する可能性があります。
デジタルロジックにおける全加算器の応用:
1.演算回路： 全加算器は、数値を 2 倍にするために数学回路で使用されます。異なる全加算器がチェーン内で関連付けられている時点で、複数ビットのペアの数値を加算できます。
スパークチュートリアル
2.データの取り扱い: 全加算器は、高度な信号処理、情報暗号化、誤り訂正などの情報処理アプリケーションで利用されます。
3.カウンター: 全加算器は、カウントを 1 ずつ加算または減算するカウンタで使用されます。
4.マルチプレクサとデマルチプレクサ: 全加算器は、コース情報を選択するためにマルチプレクサとデマルチプレクサで利用されます。
5.記憶には次のような傾向があります。 全加算器は、特定のメモリ領域の位置を生成するためにメモリ アドレス指定回路で利用されます。
6.ALU: 全加算器は、チップおよびコンピュータ化された信号プロセッサで使用される数値ジャグリング論理ユニット (ALU) の基本的な部分です。