SR フリップフロップは、SET と RESET の 2 つの入力を持つ 1 ビットのメモリ双安定デバイスです。 SET 入力「S」はデバイスを設定するか出力 1 を生成し、RESET 入力「R」はデバイスをリセットするか出力 0 を生成します。SET 入力と RESET 入力は次のようにラベル付けされています。 S そして R 、 それぞれ。
Javaでのメソッドのオーバーライド
SR フリップフロップは、「セット-リセット」フリップフロップの略です。リセット入力は、フリップフロップを現在の状態から出力「Q」で元の状態に戻すために使用されます。この出力はセット条件とリセット条件に依存し、論理レベル「0」または「1」になります。
NAND ゲート SR フリップフロップは、両方の出力から反対側の入力にフィードバックを提供する基本的なフリップフロップです。この回路は、メモリ回路に単一のデータ ビットを保存するために使用されます。したがって、SR フリップフロップには、合計 3 つの入力、つまり「S」と「R」、および電流出力「Q」があります。この出力「Q」は、現在の履歴または状態に関連しています。 「フリップフロップ」という用語は、論理セット状態に「フリップ」したり、反対の論理リセット状態に「フロップ」して戻すことができるため、デバイスの実際の動作に関連しています。
NAND ゲート SR フリップフロップ
2 つのクロスカップルされた 2 入力 NAND ゲートを接続することで、セット/リセット フリップフロップを実装できます。 SR フリップフロップ回路では、各出力から他の NAND ゲート入力の 1 つにフィードバックが接続されます。したがって、デバイスには 2 つの入力、つまりセット 'S' とリセット 'R' があり、それぞれ 2 つの出力 Q と Q' があります。以下に S-R フリップフロップのブロック図と回路図を示します。
C でランダム
ブロック図：
回路図：
セット状態
上の図では、入力 R が false または 0 に設定され、入力 S が true または 1 に設定されている場合、NAND ゲート Y の入力は 0 となり、出力 Q' 1 が生成されます。Q' の値は次のとおりです。入力「A」として NAND ゲート「X」にフェードされ、NAND ゲート「X」の両方の入力が 1(S=A=1) になり、出力「Q」0 が生成されます。
ここで、「S」が 1 のままで入力 R が 1 に変更されると、NAND ゲート「Y」の入力は R=1 および B=0 になります。ここで、入力の 1 つも 0 であるため、Q' の出力は 1 になります。したがって、フリップフロップ回路は Q=0 および Q'=1 でセットまたはラッチされます。
リセット状態
出力 Q' は 0 で、2 番目の安定状態では出力 Q は 1 になります。これは R =1 および S = 0 で与えられます。NAND ゲート「X」の入力の 1 つは 0 で、その出力 Q は 1 です。出力 Q は入力 B として NAND ゲート Y にフェードされます。したがって、両方の入力は NAND ゲート Y にフェードされます。 NANDゲート そして は 1 に設定されるため、Q' = 0 になります。
ここで、'R' が 1 のままで入力 S が 0 に変更されると、出力 Q' は 0 になり、状態は変化しません。したがって、フリップフロップ回路のリセット状態はラッチされており、セット/リセット動作は次の真理表で定義されています。
上記の真理値表から、セット「S」入力とリセット「R」入力が 1 に設定されると、出力 Q および Q' は 1 または 0 になることがわかります。これらの出力は、前の入力状態 S または R に依存します。入力条件が存在します。したがって、入力が 1 の場合、出力の状態は変化しません。
アプレット アプレット
両方の入力状態が 0 に設定される条件は無効として扱われるため、回避する必要があります。