ラッチは、入力に応じて出力を瞬時に変換するデジタル回路です。ラッチを実装するには、さまざまな論理ゲートを使用します。この記事では、ラッチの定義、SR、ゲート SR、D、ゲート D、JK、T などのラッチ タイプとその真理値表と図、およびラッチの長所と短所について説明します。
目次
ラッチとは何ですか?
ラッチは、単一ビットの情報を保存し、新しい入力信号によって更新されるまでその値を保持するデジタル回路です。これらは、バイナリ情報を保存するための一時記憶要素としてデジタル システムで使用されます。ラッチは、次のようなさまざまなデジタル論理ゲートを使用して実装できます。 そして 、 または 、NOT、NAND、NOR ゲート。
ラッチは、データ記憶装置、制御回路、フリップフロップ回路など、さまざまな用途のデジタル システムで広く使用されています。多くの場合、他のデジタル回路と組み合わせて使用され、 順序回路 、ステートマシンやメモリ要素など。
ラッチの定義
ラッチは、(信号の遷移ではなく) 信号レベルで動作する基本的な記憶要素です。クロック遷移によって制御されるラッチは、 ビーチサンダル 。ラッチはレベルに敏感なデバイスです。ラッチは、 非同期順序回路 。ラッチは 2 つの安定状態を持つ順序回路です。これらは入力に敏感です 電圧 クロックパルスに依存しません。クロックパルスを使用しないフリップフロップはラッチと呼ばれます。
デジタルエレクトロニクスにおけるラッチの種類
デジタル電子機器では、次のようなさまざまな種類のラッチがあります。
アルファベットの数字
- SRラッチ
- ゲート付き SR ラッチ
- Dラッチ
- ゲート付き D ラッチ
- JKラッチ
- Tラッチ
SRラッチ
S-R ラッチ、つまりセット/リセット ラッチはラッチの最も単純な形式であり、S (セット) と R (リセット) の 2 つの入力を使用して実装されます。 S 入力は出力を 1 に設定し、R 入力は出力を 0 にリセットします。S 入力と R 入力が両方とも 1 の場合、ラッチは未定義状態にあると言われます。これらは、プリセット状態およびクリア状態とも呼ばれます。 SR ラッチは、他のすべてのタイプのフリップフロップの基本的な構成要素を形成します。
SRラッチの真理値表
以下の表は、 真理値表 SRラッチの。
| S | R | Q | Q’ |
|---|---|---|---|
| 0 | 0 | ラッチ | ラッチ |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
SRラッチの論理図
SR ラッチは次のような論理回路です。
- 2 つのクロスカップルされた NOR ゲートまたは 2 つのクロスカップルされた NAND ゲート。
- 2入力S（SET）、R（RESET）
- 2出力Q、Q’。
以下のロジック図は、次を使用して SR ラッチを表します。 NANDゲート 。
以下の論理図は、SR ラッチを表します。 NORゲート 。
SR ラッチのさまざまなケース
さまざまなケース SR ラッチについては以下で説明します。
ケース 1: S’ = R’ = 1 (S = R = 0)
Q = 1 の場合、2 番目の NAND ゲートの Q 入力と R’ 入力は両方とも 1 になります。
Q = 0 の場合、2 番目の NAND ゲートの Q 入力と R’ 入力はそれぞれ 0 と 1 になります。
ケース 2: S’ = 0、R’ = 1 (S = 1、R = 0)
- S’ = 0 なので、1 番目の NAND ゲートの出力、Q = 1 ( セット状態 ）。
- 2 番目の NAND ゲートでは、Q および R' 入力が 1 であるため、Q'=0。
ケース 3: S’ = 1、R’ = 0 (S = 0、R = 1)
- R’=0 なので、2 番目の NAND ゲートの出力、Q’ = 1 になります。
- 最初の NAND ゲートでは、Q と S の入力が 1 であるため、Q = 0 ( リセット状態 ）。
ケース 4: S’ = R’ = 0 (S = R = 1)
S = R = 1 の場合、Q と Q’ は両方とも 1 になりますが、これは許可されません。したがって、入力条件は禁止されています。
ゲート付き SR ラッチ
ゲート SR ラッチは、イネーブル入力を備えた SR ラッチで、イネーブルが 1 の場合に動作し、イネーブルが 0 の場合は以前の状態を保持します。
ゲート SR ラッチの真理値表
以下の表は、Gated SR ラッチの真理値表を表しています。
| 有効にする | S | R | Qn+1 |
|---|---|---|---|
| 0 | バツ | バツ | Qn |
| 1 | 0 | 0 | Qn |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | バツ |
ゲート SR ラッチの論理図
以下の論理図は、ゲート SR ラッチを表しています。
ゲート SR ラッチの論理図
Dラッチ
D ラッチはトランスペアレント ラッチとも呼ばれ、D (データ) とクロック信号の 2 つの入力を使用して実装されます。クロック信号が High である限り、ラッチの出力は D 端子の入力に従います。クロック信号が Low になると、ラッチの出力は保存され、クロックの次の立ち上がりエッジまで保持されます。
Dラッチの真理値表
以下の表は、 D ラッチ。
| そして | D | Q | Q’ |
|---|---|---|---|
| 0 | 0 | ラッチ | ラッチ |
| 0 | 1 | ラッチ | ラッチ |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Dラッチの論理図
以下の論理図は D ラッチを表しています。
Dラッチの論理図
ゲートDラッチ
D ラッチは SR ラッチに似ていますが、いくつかの変更が加えられています。ここで、入力は互いに補数です。 D ラッチはデータ ラッチの略で、このラッチは単一ビットを一時的に保存します。
ゲートDラッチの真理値表
以下の表は、Gated D ラッチの真理値表を表しています。
| 有効にする | D | Qn | Qn+1 | 州 |
|---|---|---|---|---|
| 1 | 0 | バツ | 0 | リセット |
| 1 | 1 | バツ | 1 | セット |
| 0 | バツ | バツ | Q(n) | 変化なし |
| 特性式: Q n+1 = EN.D + EN’.Q n |
ゲートDラッチの論理図
以下の論理図は、ゲート D ラッチを表しています。
JKラッチ
JK ラッチには 2 つの入力 J および K があります。J および K 入力が High のときに出力がトグルされます。 JK latch は SR ラッチとまったく同じですが、SR ラッチの不定状態を排除します。
JKラッチの真理値表
以下の表は JK ラッチの真理値表を表します。
| J | K | Qn+1 | コメント |
|---|---|---|---|
| 0 | 0 | Q | 変化なし |
| 0 | 1 | 0 | リセット |
| 1 | 0 | 1 | セット |
| 1 | 1 | Q’ | トグル |
JKラッチのロジック図
以下のロジック図は JK ラッチを表しています。
JKラッチのロジック図
Tラッチ
JK ラッチの JK 入力が短絡すると、次のようになります。 T ラッチ。 T ラッチでは、入力が High のときに出力がトグルされます。
Tラッチの論理図
以下の論理図は T ラッチを表しています。
Tラッチの論理図
ラッチの利点
ラッチの利点のいくつかを以下に示します。
- 実装が簡単: ラッチは、基本的な回路を使用して簡単に実装できる単純なデジタル回路です。 デジタルロジック 門。
- 低消費電力: ラッチは他のシーケンシャルラッチと比較して消費電力が少なくなります。 回路 ビーチサンダルなど。
- 高速： ラッチは高速で動作できるため、高速デジタル システムでの使用に適しています。
- 低コスト： ラッチは安価に製造できるため、低コストのデジタル システムで使用できます。
- 多用途性: ラッチは、データ記憶、制御回路、フリップフロップ回路など、さまざまな用途に使用できます。
ラッチの欠点
ラッチの欠点のいくつかを以下に示します。
- 時計なし: ラッチには動作を同期させるためのクロック信号がないため、動作が予測できなくなります。
- 不安定な状態: 両方の入力が 1 の場合、ラッチが不安定な状態になることがあります。これにより、デジタル システムで予期しない動作が発生する可能性があります。
- 複雑なタイミング: ラッチのタイミングは複雑で指定が難しいため、リアルタイム制御アプリケーションにはあまり適していません。
結論
ラッチはさまざまな目的でデジタル回路で最もよく使用されていると結論付けることができます。ラッチは、新しい入力に対して出力を迅速に変更します。さまざまな種類のラッチには、SR ラッチ、ゲート ラッチ、D ラッチ、ゲート D ラッチ、JK ラッチ、T ラッチなどがあります。
参照
ラッチの詳細については、次の書籍を参照してください。
- デジタル デザイン: 原則と実践 ジョン F. ウェイカーリー著
- VHDL を使用したデジタル システム設計 (Charles H. Roth および Lizy Kuran John 著)
- デジタル回路の解析と設計 by Victor P. Nelson および H. Troy Nagle
- デジタル デザインとコンピューター アーキテクチャ David Harris と Sarah Harris 著
- Verilog 設計によるデジタル ロジックの基礎 (Stephen Brown および Zvonko Vranesic 著)
これらの本は、ラッチを含むデジタル ロジックの包括的な概要を提供し、デジタル回路の設計と実装、シミュレーション、検証などのさまざまなトピックをカバーしています。
デジタル エレクトロニクス – アトゥル P. ゴッドセ、ディーパリ A. ゴッドセ夫人
ラッチ – FAQ
ラッチの種類は何ですか?
ラッチのタイプには、SR、ゲート SR、D、ゲート D、JK、T があります。
ラッチはどこで使用されますか?
ラッチは、記憶装置としてクロックで使用されます。
ラッチは何ビットまで保存できますか?
ラッチは 1 ビットのデータを保存できます。
ラッチには記憶がありますか?
はい、ラッチは 1 ビットの記憶域を持つメモリ要素です。